پیاده سازی به فرم مستقیم و موازی CRC code برمبنای verilog روی تراشه FPGA این مجموعه شامل پیاده سازی کد crc (کد تشخیص خطا) روی برد FPGA به زبان وریلاگ میباشد پیاده سازی پارالل این کد این امکان را میدهد تا در یک کلاک crc عدد باینری مورد نظر حساب شود

فیلتر median برای حذف نویز فلفل نمکی تصویر به زبان وریلاگ این مجموعه شامل کلیه فایل ها ، کدها و کور های لازم برای پیاده سازی سخت افزاری فیلتر مِدین روی برد های اف پی جی ای سری اسپارتان 6 میباشد،ماژول ابتدا با گرفتن فایل باینری تصویر مورد نظر نویز های فلفل نمکی موجود در [...]